アキタ, ジュンイチ
秋田, 純一(1970-)
著者名典拠詳細を表示
著者の属性 | 個人 |
---|---|
一般注記 | SRC:HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計 / 深山正幸[ほか]著 (共立出版, 1999.6) |
生没年等 | 1970 |
コード類 | 典拠ID=AL00180261 NCID=DA12117322 |
1 | はじめての電子回路15講 / 秋田純一著 東京 : 講談社 , 2016.10 |